このたび、世界で最も評価の高い半導体技術雑誌の一つである米国の『Chip Scale Review』誌に、当社が寄稿した直接描画に関する技術が紹介されました。

近年、半導体の微細化が物理的限界に近づく中、複数のチップを同一基板上で接続することで、ディープラーニングなどの機械学習に用いられる高機能パッケージを実現させる「ヘテロジニアス接続技術」の開発が活発に行われています。しかし並べられた各チップの接続配線を作成するためには、全チップの位置測定と柔軟な描画データ補正が必要なため、量産への大きな課題となっていました。こうした課題への解決策として、当社は独自の光学素子・一括データ補正ソフトを搭載した直接描画装置DW-6000と、業界最高速でチップの位置を計測する計測装置MC-6000を組み合わせた高速描画システムを開発。次世代パッケージングプロセス方法を提案しています。

当社はこれからも、ますます微細化が進む先端パッケージの量産化に対応する独自の技術開発を進め、顧客ニーズに幅広く対応していくとともに、半導体洗浄装置のリーディングカンパニーとして、業界の発展に貢献していきます。

『Chip Scale Review』誌について

先進半導体向けのミドルオブライン（MOL）、バックエンドオブライン（BEOL）並びにその関連技術情報をリードする世界有数の半導体技術雑誌であり、主な読者は主要な半導体企業、研究開発機関、パッケージングファウンドリー、OSATS（アセンブリおよびテスト受託業者）、試験機関の技術者、技術管理者、研究開発技師、科学者、エグゼクティブ層などです。こうした読者のニーズに応えるため、技術情報記事、エグゼクティブのインタビュー、業界アナリストによる市況予測、研究機関についてのレポート、イベントやレビューのほか、装置メーカーや材料サプライヤー、サービス提供企業に関する国際的なサプライヤー情報などを紹介しています。

1997年の創刊以来、先進半導体パッケージング、テスト、信頼性評価に関する記事の掲載に高い水準を定め、これらの専門的な記事を提供しています。最近では、半導体市場と用途がますます広がっていることから掲載内容の範囲を広げ、さまざまな半導体パッケージング技術並びにMEMS、LEDS、フォトニクスなどの関連技術についても取り扱っています。

URL： https://chipscalereview.com/